

Synthèse de fréquence

Infos pratiques

- > ECTS : 3.0
- > Nombre d'heures : 34.0
- > Langue(s) d'enseignement : Français
- > Niveau d'étude : BAC +4
- > Période de l'année : Enseignement septième semestre
- > Méthodes d'enseignement : En présence
- > Forme d'enseignement : Cours magistral et Travaux dirigés et Travaux pratiques
- > Ouvert aux étudiants en échange : Oui
- > Campus : IUT Ville d'Avray
- > Composante : Systèmes Industriels et techniques de Communication
- > Code ELP : 4Z7LSYNT

Présentation

Cet EC porte sur la synthèse de fréquence en hautes fréquences à l'aide d'une boucle à verrouillage de phase analogique; la modélisation de la PLL à comparateur à pompe de charge permettra d'aborder l'étude de la stabilité, de la rapidité, du bruit de phase, des "spurious". Les conséquences du bruit de phase dans un système de transmission seront mises en évidence théoriquement et expérimentalement.

Les performances des PLL analogiques seront comparées à celles de la synthèse numérique de fréquence.

Objectifs

Etudier les performances des PLL analogiques et les comparer à celles de la synthèse numérique de fréquence.

Compétences visées

- Boucles à verrouillage de phase (PLL à comparateur de phase à pompe de charge)
- Bruit de phase
- Synthèse numérique de fréquence (DDS)

Examens

Contrôle continu : Evaluations des TP (25%) et devoir surveillé en 2h (75%)

Contact(s)

- > **Badr eddine Ratni**
Responsable pédagogique
beratni@parisnanterre.fr